UNIVERSIDADE FEDERAL DE VIÇOSA
Campus de Rio Paranaíba
Sistemas de Informação
SIN 252 – Arquitetura de Computadores (T1 e T2) 2026-2
Prof. João Fernando Mari (joaof.mari@ufv.br)

Lista 05 – MIPS Pipelining

1) Considere um programa escrito em assembly do MIPS. Nos diagramas abaixo, cada linha representa o estado do caminho de dados do processador em um determinado ciclo de clock. Preencha as unidades funcionais com o nome da instrução que esta sendo executada em cada ciclo de clock.
- #### representa que a unidade funcional não esta em atividade.
- escreve BOLHA quando ocorrer uma bolha na unidade funcional.

a) Exemplo:
Obs.: No exemplo não existem hazards.

```
lw  $1, 12($0)
add $2, $3, $5
sw  $3, 80($4)
sub $4, $1, $5
```

CC	IF	ID (leitura dos registradores)	EX	MEM	WB (escrita nos registradores)
1	lw $1, 12($0)	####	####	####	####
2	add $2, $3, $5	lw $1, 12($0)	####	####	####
3	sw $3, 80($4)	add $2, $3, $5	lw $1, 12($0)	####	####
4	sub $4, $1, $5	sw $3, 80($4)	add $2, $3, $5	lw $1, 12($0)	####
5	####	sub $4, $1, $5	sw $3, 80($4)	add $2, $3, $5	lw $1, 12($0)
6	####	####	sub $4, $1, $5	sw $3, 80($4)	add $2, $3, $5
7	####	####	####	sub $4, $1, $5	sw $3, 80($4)
8	####	####	####	####	sub $4, $1, $5

b) Represente o código com hazards de dados (read before write) solucionando-os pelo método da bolha.

```
add $1, $2, $3
add $4, $1, $2
sub $3, $3, $1
sw  $4, 12($0)
lw  $1, 8($3)
```

CC	IF	ID	EX	MEM	WB
1					
2					
3					
4					
5					
6					
7					
8					
9					
10					
11					
12					

c) Considere o seguinte código em assembly do MIPS contendo hazards de dados (tipo read-before-write e load-use).

```
lw  $2, 64($0)
add $3, $1, $2
sub $4, $3, $2
sw  $3, 12($4)
lw  $3, 128($1)
add $3, $2, $4
sub $2, $0, $3
```

CC	IF	ID	EX	MEM	WB
1					
2					
3					
4					
5					
6					
7					
8					
9					
10					
11					
12					
13					
14					
15					
16					
17					
18					
19					
20					


2) Para os itens a, b e c do exercício anterior, represente o pipelining utilizando a representação gráfica simplificada em 3 etapas.

i. Represente o pipelining apenas identificando os hazards
ii. Represente o pipelining corrigindo os hazards por meio de bolhas
iii. Represente o pipelining corrigindo os hazards por encaminhamento, inserindo bolhas apenas quando necessário.


Exemplo:

```
add $1, $2, $3
add $2, $1, $4
sw  $3, 16($0)
lw  $2, 12($0)
sub $3, $1, $2
add $1, $2, $5
```


i) Hazards Identificados




ii) Hazards corrigidos por meio de bolhas




iii) Hazards corrigidos por encaminhamento



3) Explique como funciona a “unidade de encaminhamento” “forward unit” e como ela consegue detectar os hazards.





b. Com forwarding

4) Quais são os sinais de controle do MIPS pipeline? Explique a função de cada um deles, para cada tipo diferente de instrução. Explique como ocorre a propagação dos sinais de controle pelo pipeline durante a execução de uma instrução.

Instrução	Linhas de controle do estágio de execução/cálculo de endereço				Linhas de controle do estágio de acesso à memória			Linhas de controle do estágio de escrita do resultado	
	RegDst	OpALU1	OpALU0	OrigALU	Branch	LeMem	EscreveMem	EscreveReg	MemparaReg
Formato R	1	1	0	0	0	0	0	1	0
lw	0	0	0	1	0	1	0	1	1
sw	X	0	0	1	0	0	1	0	X
beq	X	0	1	0	1	0	0	0	X

